ЦИФРОВЫЕ УСТРОЙСТВА



         

ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА - часть 5


Бели уровни на (входах 3 и 4 изменить на противоположные, уровни на выходах 5 и 6 также изменя­тся на противоположные.

Напомним основные свойства двоичных сумматоров. Каждый разряд дво­ичного сумматора (его иногда называют полным сумматором) имеет три вхо­да — два входа Л и В для слагаемых, вход сигнала переноса от предыдущего разряда С и два выхода — суммы S и сигнала переноса Р в следующий раз­ряд. Работа сумматора иллюстрируется табл. 3. Входы А, В, С, вообще гово­ря, равноправны. Сигнал суммы S принимает значение логической ,1 при не­четном числе единиц на входах А, В и С и логического 0 при четном, как и в рассмотренных выше полусумматорах. Сигнал переноса Р равен логической 1 при числе единиц на входах, равном 2 или 3. Интересным свойством табл. 3 является ее симметрия: замена 0 на 1 и наоборот не нарушает ее истинности. Это свойство используется для упрощения схем сумматоров.

Таблица 3

Входы

Выходы

 

Входы

 

Выходы

Л

в

с

S

р

А

в

с

S

р

0

0

0

0

0

0

0

1

1

0

1

0

0

1

0

1

0

1

0

1

0

1

0

1

0

0

1

1

0

1

1

1

0

0

1

1

1

1

1

1

Интегральные микросхемы КД55ИМ1, К155ИМ2 и К155ИМЗ — соответст­венно одноразрядный, двухразрядный и четырехразрядный полные сумматоры. На рис. 36 приведена схема ИС К.155ИМ1. Ее основу составляют два много-входовых элемента И — ИЛИ — НЕ. Сигнал переноса (инверсный) формируется на выходе Р, если хотя бы на двух входах сумматора присутствует уровень логической 1. Если А = В=1, включается нижний элемент И DD6, если А-С — 1, включается средний элемент DDI, при В = С=1 включается верх­ний элемент. Сигнал переноса формируется, конечно и при А = В = С=1. Сигнал суммы формируется в случае, если А=В=С=1 и включается нижний логический элемент H-DD5. Сигнал суммы формируется также и в том случае, когда есть хотя бы одна единица на входах А, В, С и нет сигнала на выходе переноса (P=!l, включается один из трех верхних элементов И DD5). Посколь­ку сигнал переноса формируется в том случае, когда среди входных сигналов число единиц две или три, второй случай формирования сигнала суммы соот­ветствует одной и только одной единице среди входных сигналов.


Содержание  Назад  Вперед